

10. Problemas propuestos

1. Encontrar los errores de sintaxis en el siguiente fichero fuente

```
entity muchos_erroses is port                                --línea 1
    a: bit_vector(3 to 0);                                    --línea 2
    b: out std_logic_vector(0 to 3);                          --línea 3
    c: in bit_vector(5 downto 0);                             --línea 4
end muchos_erroses                                           --línea 5
architecture no_correcta of muchos_erroses                  --línea 6
    signal reg std_logic_vector(7 downto 0);                 --línea 7
begin                                                         --línea 8
etiqueta: process                                           --línea 9
    begin                                                     --línea 10
        if c = x"F" then                                     --línea 11
            b <= a                                           --línea 12
        else                                                 --línea 13
            b <= '0101';                                     --línea 14
        end if                                              --línea 15
    end process;                                             --línea 16
    reg := reg sll 2;                                         --línea 17
end no_correcta                                              --línea 18
```


10. Problemas propuestos

2. Escribir la declaración de la entity para la siguiente architecture, considerando que todas las signals de la architecture son ports.

```
architecture escribe_entity of problema is
begin
  decod_memo: process(addr)
  begin
    shadow_ram_sel <= '0';
    sram_sel <= '0';
    if addr >= x"0100" and addr < x"4000" then
      shadow_ram_sel <= '1';
    elsif addr >= x"8000" and addr < x"C000" then
      sram_sel <= '1';
    end if;
    promsel <= '0';
    if mem_mapped = '0' and bootup = '1' then
      prom_sel <= '1';
    end if;
  end process decod_memo;
  mem_mapped <= shadow_ram_sel or sram_sel;
end escribe_entity;
```



10. Problemas propuestos

3. ¿Cuál es la ventaja de usar la asignación siguiente para el array a?

```
architecture problema of asignacion
is
  signal a : std_logic_vector(31 downto 0);
begin
  a <= (others => '1');
  ...
end problema;
```


10. Problemas propuestos

4. Determinar el valor de cada bit de los arrays del siguiente segmento de código VHDL.

```
Variable A: std_logic_vector(0 to 3) := (3 => '1', Others => '0');  
Variable B: std_logic_vector(6 downto 3);  
Variable C: std_logic_vector(7 downto 0) := X"5A";  
Variable D: std_logic_vector(0 to 7);
```

```
B := "0110";  
A := B;  
-- se usa el valor actualizado de A  
C(5 downto 0) := A(0 to 1) & B;  
D := B & C(7 downto 4) ;  
A := '1' & B(6) & "01";
```

10. Problemas propuestos

5. Declarar la matriz de celdas de una ROM de organización 16 x 8 con el contenido de la siguiente tabla.

Dirección	Contenido	Dirección	Contenido
0	0	8	87 ₁₆
1	3 ₁₆	9	44 ₁₆
2	45 ₁₆	A	B9 ₁₆
3	EF ₁₆	B	AA ₁₆
4	55 ₁₆	C	FF ₁₆
5	2C ₁₆	D	58 ₁₆
6	79 ₁₆	E	9D ₁₆
7	AD ₁₆	F	66 ₁₆

10. Problemas propuestos

6. Dada la declaración de las siguientes señales, calcúlese el resultado de aplicar los operadores lógicos al contenido inicial de dichas señales

```
Signal oper_A : std_logic_vector(7 downto 0) := "10011010";
```

```
Signal oper_B : std_logic_vector(7 downto 0) := "11010110";
```

```
Signal Resul : std_logic_vector(7 downto 0) ;
```

```
-----  
Resul <= not oper_A;
```

```
Resul <= oper_A and oper_B;
```

```
Resul <= oper_A xor oper_B;
```

```
Resul <= oper_A nor oper_B;
```


10. Problemas propuestos

7. Dada la declaración de la siguiente señal, calcúlese el resultado de aplicar los operadores de desplazamiento al contenido inicial de dicha señal

Signal registro : bit_vector(7 **downto** 0) := "10011010";

registro <= registro **sll** 2;
registro <= registro **srl** 4;
registro <= registro **rol** 4;
registro <= registro **ror** 5;

10. Problemas propuestos

8. Descríbase en VHDL el circuito combinacional, cuya salida viene dada por la siguiente tabla de verdad. Se usará en la arquitectura un statement de asignación al puerto de salida F, empleando los operadores lógicos correspondientes.

a	b	c	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	0